20

25

明細書

面実装型の半導体装置およびその製造方法

5 技術分野

本発明は、樹脂パッケージにより封止されて当該樹脂パッケージの底面から端子が露出している面実装型の半導体装置、およびその製造方法に関する。

発明の背景

10 図43および図44は、面実装型であってワイヤタイプの従来の半導体装置の一例である半導体装置Y1を表す。図43は、半導体装置Y1の断面図である。 図44は、半導体装置Y1を底面側から見た斜視図である。

半導体装置Y1は、2つの第1導体910と、第2導体920と、半導体チップ930と、ワイヤ940と、樹脂パッケージ950とを有する。各第1導体910は、第1端子面911を有する。第2導体920は、2つの第2端子面921を有する。第1端子面911および第2端子面921は、半導体装置Y1が外部端子との電気的接続を図るためのものである。半導体チップ930は、第2導体920上に搭載されており、半導体チップ930の下面に設けられている電極(図示略)と第2導体920とは電気的に接続している。ワイヤ940は、半導体チップ930の上面に設けられている電極(図示略)と各第1導体910とを電気的に接続する。樹脂パッケージ950は、第1端子面911および第2端子面921を露出させつつ、第1導体910、第2導体920、半導体チップ930、およびワイヤ940を封止している。2つの第1端子面911および2つの第2端子面921は、樹脂パッケージ950の底面950aにおいて、同一平面上に配置されている。

このような半導体装置Y1では、互いに対峙する第1導体910および第2導体920の間における放電を回避するため、図43に示すように、これらの間の距離L6を一定以上に設定する必要がある。この要件は、従来の半導体装置Y1の小型化を阻害している。

10

15

20

25

また、半導体装置Y1が、面実装型として構成されたトランジスタなどである場合、端子の数や大きさは、一般に、半導体装置Y1のサイズに応じて定格化されている。半導体装置Y1の大きさ(例えば長さL7)や第1端子面911の大きさ(例えば長さL8)を定格どおり確保すると、従来の半導体装置Y1では、第2導体920の大きさ(例えば長さL9)を比較的小さくしなければならない。そのため、第2導体920に搭載される半導体チップ930の大きさ(例えば長さL10)は制約されてしまい、単一の半導体装置において、充分な機能を確保することができない場合がある。

図45および図46は、面実装型であってワイヤレスタイプの従来の半導体装置の一例である半導体装置Y2を表す。図45は、半導体装置Y2の斜視図である。図46は、半導体装置Y2を図45とは反対の側から見た斜視図である。

半導体装置Y2は、第1導体910と、第2導体920と、半導体チップ930と、樹脂パッケージ950とを有する。第1導体910は、第1部分915と、第2部分916と、これらの間の第3部分917とからなる折れ曲がり構造を有する。第1部分915は、半導体チップ930の上面に設けられている電極(図示略)に接合されている。第2部分916は、2つの第1端子面911を有する。第2導体920は、2つの第2端子面921を有する。半導体チップ930は、第2導体920の上に搭載されており、半導体チップ930の下面に設けられている電極(図示略)と第2導体920とは電気的に接続している。適切に製造された半導体装置Y2では、樹脂パッケージ950は、第1端子面911および第2端子面921を露出させつつ、第1導体910、第2導体920、半導体チップ930を封止している。2つの第1端子面911および2つの第2端子面921は、樹脂パッケージ950の底面950aにおいて、同一平面上に配置されている。

図45および図46に示すような第1導体910を有する半導体装置Y2においては、第1端子面911と半導体チップ930の上面の電極との電気的接続を実現している第3部分917を、樹脂パッケージ950の側面950bに沿うようにして当該側面950bに近接して設けることは困難である。したがって、一定サイズの半導体装置Y2では、採用できる半導体チップ930の大きさが制約

10

15

20

25

される。また、第2導体920よりも大きな半導体チップ930を採用する場合には、半導体装置Y2が大型化してしまう。

半導体装置Y2は、従来より、例えば図47に示すようなリードフレーム960を用いて製造される。リードフレーム960は、第1導体910となるべき長矩形状の第1導体ランド910aが複数形成された第1領域910Aと、第2導体920となるべき第2導体ランド920aが複数形成された第2領域920Aとを有する。半導体装置Y2の製造において、各第1導体ランド910aは、プレス加工により折り曲げられて、第1部分915、第2部分916、および第3部分917が形成される。次に、各第2導体ランド920a上に半導体チップ930が搭載される。次に、一対の橋絡部961を回動軸として第1領域910Aを回転させて第2領域920Aと重ね合わせることにより、単一の半導体装置形成区画において、図48に示すような状態とされる。

第1領域910Aを第2領域920Aに重ね合わせた後に第1導体ランド910aと半導体チップ930とを確実に接合させるために、予め行われる上述の第1導体ランド910aのプレス加工工程においては、第1部分915と第3部分917とが図48に示すよりも幾分小さい鋭角を成すように、第1導体ランド910aは折り曲げられる。第1導体ランド910aがそのように折り曲げられていると、図48に示す重ね合わせ工程において、第1導体ランド910aが矢印Aで示す方向へ半導体チップ930を押し付けるような力が作用するからである。

しかしながら、第1導体ランド910aの基端910a'は固定されているため、第1部分915と第3部分917との境界部の曲がり形状に起因して矢印Aの方向に大きな力が作用すると、第2部分916と第3部分917とが成す鋭角が拡がろうとするような力が生じる。その結果、第2部分916と第3部分917との境界部が、矢印Bで示すように上方に浮き上がってしまう場合がある。第2部分916と第3部分917との境界部が浮き上がると、これに伴って第2部分916の第1端子面911が浮き上がる。このような現象は、主として、第3部分917と第1部分915との境界部の剛性が過剰に高いために、この境界部の形状を変化させる力に対しては、第1導体ランド910aに大きな反発力が生じることに起因しているものと考えられる。

かかる状態のままで半導体チップ930などを封止するように樹脂パッケージ950を形成した場合には、第2部分916の第1端子面911の下方にまで樹脂材料が回り込んでしまい、得られる半導体装置Y2における樹脂パッケージ950の底面950aからは第1端子面911が適切に露出しない。このような半導体装置Y2は、適切に面実装を行うことができないため、破棄される。その結果、半導体装置Y2の製造における歩留りが低下してしまう。

本発明は、このような事情のもとに考えだされたものであって、上述の従来の 問題点を解消ないし軽減し、小型であって適切に面実装可能な半導体装置および その製造方法を提供することを目的とする。

10

15

5

発明の開示

本発明の第1の側面によると半導体装置が提供される。この半導体装置は、第 1端子面を有する第1導体と、第1端子面と同方向を向く第2端子面を有して第 1導体に対して並設されている第2導体と、第1導体に接続する第3導体と、第 3導体を介して第1導体に電気的に接続する第1電極が設けられている第1面、 および、第2導体と直接的に電気的に接続する第2電極が設けられている、第1 面とは反対の第2面を有し、当該第2面を介して第1導体および第2導体に接合 されている半導体チップと、第1端子面および第2端子面を露出させつつ、第1 導体、第2導体、第3導体、および半導体チップを封止する樹脂パッケージと、

20 を備える。

好ましくは、第3導体は、第1電極に接続しつつ第1面に接合する第1部分と、 当該第1部分に対して略垂直であって第1導体に接続する第2部分とを有する。 好ましくは、第3導体の第1部分は、半導体チップの第1面の全体を覆っている。

25 本発明の第2の側面によると半導体装置の製造方法が提供される。この方法では、第1端子面を有する第1導体ランドと、第1端子面と同方向を向く第2端子面を有して第1導体ランドに対して並設されている第2導体ランドとが形成されている半導体装置形成区画を有するリードフレームが用いられる。この方法は、第1電極が設けられている第1面、および、第1面とは反対の、第2電極が設け

10

15

られている第2面を有する半導体チップを、第1導体ランドおよび第2導体ランドの上に、第2面を介して載置する工程と、第1導体ランドおよび半導体チップの第1面に接するように第3導体を載置する工程と、第1導体ランドと第3導体との間、半導体チップの第2電極と第2導体ランドとの間、および、半導体チップの第1電極と第3導体との間を、導電性材料により接続する工程と、第1端子面および第2端子面を露出させつつ、第1導体、第2導体、第3導体、および半導体チップを樹脂パッケージにより封止する工程と、第1導体ランドおよび第2導体ランドをリードフレームから切り離す工程とを含む。

本発明の第3の側面によると別の半導体装置が提供される。この半導体装置は、第1端子面を有する第1導体と、第1端子面と同方向を向く第2端子面を有して第1導体に対して並設されている第2導体と、第1導体に接続する第3導体と、第3導体を介して第1導体に電気的に接続する第1電極が設けられている第1面、および、第2導体と直接的に電気的に接続する第2電極が設けられている、第1面とは反対の第2面を有し、当該第2面を介して第2導体に接合されている半導体チップと、第1端子面および第2端子面を露出させつつ、第1導体、第2導体、第3導体、および半導体チップを封止する樹脂パッケージとを備える。第1導体は、第2導体と対峙する部位において、第1端子面に向かって退避している第1肉薄部を有する。第2導体は、第1導体と対峙する部位において、第2端子面から退避している第2肉薄部を有する。

20 好ましくは、第3導体は、第1電極に接続しつつ第1面に接合する第1部分と、 当該第1部分に対して略垂直であって第1導体に接続する第2部分とを有する。 好ましくは、第3導体の第1部分は、半導体チップの第1面の全体を覆っている。

本発明の第4の側面によると、第1の面、これとは反対の第2の面、および第 1の面と第2の面との間の厚みを有する金属板から、第1導体ランドおよび第2 導体ランドが空間を介して対峙する形態を有する、リードフレームの製造方法が 提供される。この方法は、第1の面における第1の領域に対して、厚みの途中まで第1のエッチング処理を施す工程と、第2の面における、第1の領域に対して 偏位する第2の領域に対して、厚みの途中まで第2のエッチング処理を施す工程

15

25

と、を含む。第1のエッチング処理および第2のエッチング処理により、第1導体ランドおよび第2導体ランドの間には、空隙部が形成される。第1のエッチング処理により、第1導体ランドには、第2導体ランドと対峙する部位において、第1の面から退避している第1肉薄部が形成される。第2のエッチング処理により、第2導体ランドには、第1導体ランドと対峙する部位において、第2の面から退避している第2肉薄部が形成される。

本発明の第5の側面によると別の半導体装置が提供される。この半導体装置は、第1部分、第1端子面を有する第2部分、並びに第1部分および第2部分を連結する第3部分を有する第1導体と、1端子面と同方向を向く第2端子面を有して第2部分に対して並設されている第2導体と、第1部分に電気的に接続する第1電極が設けられている第1面、および、第2導体に電気的に接続する第2電極が設けられている、第1面とは反対の第2面を有し、当該第2面を介して第2導体に接合されている半導体チップと、第1端子面および第2端子面を露出させつつ、第1導体、第2導体、および半導体チップを封止する樹脂パッケージとを備える。第1部分と第3部分との間の第1境界部、および、第2部分と第3部分との間の第2境界部は屈曲している。第1境界部において第3部分の幅は第1部分の幅より小さいか、或は、第2境界部において第3部分の幅は第2部分の幅より小さい。好ましくは、第1導体は、J字状、U字状、またはC字状の形状を有し、半導体チップの少なくとも一部を抱持している。

20 好ましくは、第1導体の第1部分は、半導体チップにおける第1面の全体を覆 うように半導体チップに接合されている。

本発明の第6の側面によると別の半導体装置の製造方法が提供される。この方法では、第1部分、第1端子面を有する第2部分、並びに第1部分および第2部分を連結する第3部分を有する第1導体ランドが形成された第1領域と、第2端子面を有する第2導体ランドが形成された第2領域とが形成されているリードフレームが用いられる。この方法は、第1部分と第3部分との間の第1境界部、および、第2部分と第3部分との間の第2境界部において、第1導体ランドを折り曲げる工程と、第1導体ランドの第1部分または第2導体ランドの上に半導体チップを載置する工程と、第1領域と第2領域とを半導体チップを介して重ね合わ

せる工程と、第1導体ランドの第1部分と半導体チップ、および、第2導体ランドと半導体チップとの間を電気的に接続する工程と、第1端子面および第2端子面を露出させつつ、第1導体、第2導体、および半導体チップを樹脂パッケージにより封止する工程と、第1導体ランドおよび第2導体ランドをリードフレームから切り離す工程とを含む。第1境界部において第3部分の幅は第1部分の幅より小さいか、或は、第2境界部において第3部分の幅は第2部分の幅より小さい。好ましくは、第1導体ランドを折り曲げる工程においては、第2部分が第1部分に対して反対方向に第3部分から延出するように、第1導体ランドは折り曲げられる。

10 好ましくは、第2部分は、各々が第1端子面を有する一対の凸部を有し、第3部分は、一対の凸部の間の領域において第2部分と繋がっておって、第2境界部は、一対の凸部の間の領域と第3部分との間であり、第2境界部において、第3部分の幅は、一対の凸部間の距離よりも小さい。

好ましくは、第2境界部には、第3部分の幅に対応した間隔を隔てて、第2部分からの第3部分の延出方向とは反対方向に延びる一対の切込みが形成されており、第1導体ランドを折り曲げる工程においては、一対の切込みを利用して、第3部分が第2部分に対して折り曲げられる。

好ましくは、第1境界部においては、第3部分は、第1部分よりも肉薄である。 好ましくは、第2境界部においては、第3部分は、第2部分よりも肉薄である。

20

図面の簡単な説明

図1は、本発明の第1の実施形態に係る半導体装置の斜視図である。

図2は、図1の半導体装置を図1とは反対の側から見た斜視図である。

図3は、図1の線III-IIIに沿った断面図である。

25 図4は、図1の半導体装置の製造に用いられるリードフレームの部分斜視図で ある。

図5は、図4のリードフレームを図4とは反対の側から見た部分斜視図である。 図6は、図1の半導体装置の製造方法における、半導体チップを載置する工程 を表す。

図7は、図1の半導体装置の製造方法における、第3導体を載置する工程を表す。

図8は、図1の半導体装置の製造方法における、樹脂パッケージング工程を表す。

5 図9は、本発明の第2の実施形態に係る半導体装置の斜視図である。

図10は、本発明の第3の実施形態に係る半導体装置の斜視図である。

図11は、図10の半導体装置の底面図である。

図12は、図10の線XII-XIIに沿った断面図である。

図13は、図10の半導体装置の製造に用いられるリードフレームの部分平面 10 図である。

図14は、図13のリードフレームを図13とは反対の側から見た部分平面図である。

図15A~図15Dは、図13のリードフレームの製造方法の工程図である。

図16は、図10の半導体装置の製造方法における、チップボンディング工程を表す。

図17は、図10の半導体装置の製造方法における、ワイヤボンディング工程を表す。

図18は、図10の半導体装置の製造方法における、樹脂モールド工程を表す。

図19は、図10の半導体装置の製造方法における、カッティング工程を表す。

20 図20は、本発明の第4の実施形態に係る半導体装置の斜視図である。

図21は、図20の半導体装置を図20とは反対の側から見た斜視図である。

図22は、図20の線XXII-XXIIに沿った断面図である。

図23は、本発明の第5の実施形態に係る半導体装置の斜視図である。

図24は、図23の半導体装置を図23とは反対の側から見た斜視図である。

25 図 2 5 は、図 2 3 の線XXV-XXVに沿った断面図である。

図26は、図23の半導体装置の製造に用いられるリードフレームの部分平面図である。

図27は、図26のリードフレームを図26とは反対の側から見た部分平面図である。

図28は、図26のリードフレームにフォーミング加工を施す工程の後の部分 断面図である。

図29は、図26のリードフレームに半導体チップを載置する工程の後の部分 平面図である。

- 5 図30は、図26のリードフレームにおける第1領域を第2領域に重ね合わせ た状態を表す。
 - 図31は、図30の線XXXI-XXXIに沿った断面図である。
 - 図32は、樹脂パッケージ工程の後の状態を表す部分断面図である。
 - 図33は、カッティング工程を表す。
- 10 図34は、本発明の第6の実施形態に係る半導体装置の斜視図である。
 - 図35は、図34の半導体装置を図34とは反対の側から見た斜視図である。
 - 図36は、図34の線XXXVI-XXXVIに沿った部分断面図である。
 - 図37は、本発明の第7の実施形態に係る半導体装置の斜視図である。
 - 図38は、図37の半導体装置を図37とは反対の側から見た斜視図である。
- 15 図39は、本発明の第8の実施形態に係る半導体装置の斜視図である。
 - 図40は、図39の半導体装置を図39とは反対の側から見た斜視図である。
 - 図41は、本発明の第9の実施形態に係る半導体装置の斜視図である。
 - 図42は、図41の半導体装置を図41とは反対の側から見た斜視図である。
 - 図43は、従来のワイヤタイプの半導体装置の断面図である。
- 20 図44は、図43の半導体装置を底面側から見た斜視図である。
 - 図45は、従来のワイヤレスタイプの半導体装置の斜視図である。
 - 図46は、図45の半導体装置を図45とは反対の側から見た斜視図である。
 - 図47は、図45の半導体装置の製造に用いられるリードフレームの部分平面 図である。
- 25 図48は、図45のリードフレームの第1領域を第2領域に重ね合わせた後の 要部拡大断面図である。

発明を実施するための最良の形態

図1から図3は、本発明の第1の実施形態に係る半導体装置X1を表す。図1

は、半導体装置X1の斜視図である。図2は、半導体装置X1を図1とは反対の側から見た斜視図である。図3は、図1の線III-IIIに沿った断面図である。

半導体装置 X 1 は、面実装型として構成されたワイヤレスタイプのものであり、 第1導体 110、第2導体 120、第3導体 130、半導体チップ 140、およ び樹脂パッケージ 150を有する。

第1導体110は、平坦な第1の面111と、これとは反対の第2の面112とを有する。第2の面112には、その両端において一対の凸部113が設けられている。各凸部113は、樹脂パッケージ150の底面150aから露出して外部端子と接触するための第1端子面113aを有する。

10 第2導体120は、平坦な第1の面121と、これとは反対の第2の面122とを有する。第2の面122には、一対の凸部123が設けられている。各凸部123は、樹脂パッケージ150の底面150aから露出して外部端子と接触するための第2端子面123aを有する。第1導体110および第2導体120は、2つの第1端子面113aおよび2つの第2端子面123aが同一仮想平面に沿うように、一定の距離を隔てて並設されている。凸部113,123は、例えば第2の面112,122における凸部113,123を形成する領域以外に対してハーフエッチング処理を施すことにより形成される。

第3導体130は、第1部分としての基部131、および、第2部分としての 屈曲部132からなる。第3導体130は、図3に示すようにL字状断面を有す る。すなわち、基部131および屈曲部132は、略直角を成す。屈曲部132 の先端面132aは、ハンダなどの導電材料により、第1導体110の第1の面 111に接合されている。

半導体チップ140は、例えばダイオードなどのベアチップであり、第1の面141および第2の面142を有する。第1の面141および第2の面142には、それぞれ1つの電極(図示略)が設けられている。半導体チップ140は、第1導体110および第2導体120を橋渡すように、第1導体110および第2導体120上に搭載されている。より具体的には、半導体チップ140の第2の面142と、第1導体110の第1の面111および第2導体の第1の面121との間が、例えばハンダ接合されている。その結果、図3によく表れているよ

10

20

25

うに、第1導体110の一部が半導体チップ140の直下に位置することとなる。このような構成によると、第1端子面113aを有する第1導体110の一部が半導体チップ140の直下に位置しているため、半導体チップ140の大きさについての制約を低減することができる。具体的には、第1導体110と半導体チップ140との電気的接続を図るための第3導体130における屈曲部132は、樹脂パッケージ150の側面150bに沿うようにして当該側面150bに近接して設けることができる。そのため、半導体チップ140は、第1導体110および第2導体120上に搭載されることが可能となる。その結果、半導体装置X1のサイズが同一であれば、従来よりも大きな半導体チップ140を採用できる。具体的には、半導体チップ140の側面143を屈曲部132に近接させるほど、より大きな半導体チップ140を採用することが可能となる。また、同一サイズの半導体チップ140を採用する場合には、半導体装置X1の小型化を図ることができる。このように、半導体装置X1においては、半導体チップ140のサイズについての制約を低減することができるのである。

半導体チップ140の第1の面141は、第3導体130の基部131の内面131aに対して、ハンダ接合されている。基部131は、半導体チップ140の第1の面141の全体を覆っている。半導体チップ140の第1の面141が、樹脂材料と接触せずに、樹脂材料よりも熱伝導性の高い導体部材により覆われているため、半導体装置X1は、図43および図44に示すワイヤタイプの半導体装置Y1に比べて、放熱性に優れ、外部光などのノイズ成分の影響を受けにくい。樹脂パッケージ150は、2つの第1端子面113aおよび2つの第2端子面123aを露出させつつ、第1導体110と、第2導体120と、第3導体130と、半導体チップ140とを封止する。樹脂パッケージ150は、例えばエポキシ樹脂を用いたトランスファーモールド法により形成されている。

図4から図8を参照して、半導体装置X1の製造方法を説明する。半導体装置X1は、図4および図5に示すようなリードフレーム200を用いて製造される。 リードフレーム200には、2列の半導体装置形成区画x1が設定されている。 半導体装置形成区画x1は、単一の半導体装置X1が形成される領域であって、

15

図4において一点鎖線で囲まれている。

リードフレーム200は、一対のサイドメンバ200A、200B、および、サイドメンバ間を連結する一対のクロスメンバ(図示略)を有する。サイドメンバ200A、200Bおよびクロスメンバにより規定される枠内には、半導体装置X1の第1導体110および第2導体120となるべき、第1領域210、第2領域220、および第3領域230が複数形成されている。複数の第1領域210は、サイドメンバ200Aに沿って配列しており、サイドメンバ200Bに向かってサイドメンバ200Aから延出している。複数の第2領域220は、サイドメンバ200Bに沿って配列しており、サイドメンバ200Aに向かってサイドメンバ200Bに沿って配列しており、サイドメンバ200Aに向かってサイドメンバ200Bに沿って配列しており、サイドメンバ200Aに向かってサイドメンバ200Bから延出している。複数の第3領域230の各々は、第1領域210と第2領域220との間に配置している。

各第1領域210は、本発明における第1導体ランドに相当し、図4に表れている平坦な第1の面211と、図5に表れている、一対の凸部213が形成されている第2の面212とを有する。第1領域210は、全体として、半導体装置X1の第1導体110と同様な形態を有する。第1領域210は、一対の橋絡部240を介してサイドメンバ200Aに対して繋げられている。橋絡部240は、サイドメンバ200A、および、第1領域210における凸部213形成部位よりも、肉薄である。

各第2領域220は、本発明における第2導体ランドに相当し、図4に表れて20 いる平坦な第1の面221と、図5に表れている、一対の凸部223が形成されている第2の面222とを有する。第2領域220は、全体として、半導体装置 X1の第2導体120と同様な形態を有する。第2領域220は、一対の橋絡部250を介してサイドメンバ200Bに対して繋げられている。橋絡部250は、サイドメンバ200B、および、第2領域220における凸部223形成部位よりも肉薄である。

各第3領域230は、第1領域210ないし第1導体ランドに相当する第1部分230A、および、第2領域220ないし第2導体ランドに相当する第2部分230Bとが、橋絡部260を介して繋げられた形態を有している。第3領域230は、図4に表れている平坦な第1の面231と、図5に表れている、2つの

10

15

20

25

凸部233Aおよび2つの凸部233Bが形成されている第2の面232とを有する。隣接する第3領域230どうしは、橋絡部270を介して繋げられている。 橋絡部260,270は、サイドメンバ200A,200B、第3領域における 凸部233A,233B形成部位よりも肉薄である。

このような形態を有するリードフレーム200は、銅製またはニッケル製などの金属板に対してエッチング処理を施すことにより形成される。具体的には、リードフレーム200の一方の面のみから所定の深さまでハーフエッチング処理を施すことにより肉薄な領域ないし部位が形成され、両面からハーフエッチング処理を施すことにより金属板を貫通する部分が形成される。例えば、金属板の両面の各々に対して、エッチング処理を施すべき部分に対応する開口部を有するマスクを設けた後、エッチング液内に当該金属板を浸漬し、エッチング処理後にマスクを除去することによりリードフレーム200が形成される。

このようなリードフレーム200には、第1領域210~第3領域230における第1の面211,221,231にクリームハンダなどの導体ペーストを塗布した後に、複数の半導体チップ140が搭載される。複数の半導体チップ140は、図6に示すように、各サイドメンバ200A,200Bに沿って2列に並ぶようにして、リードフレーム200に搭載される。より具体的には、既存のチップマウンタを用いて、リードフレーム200の第1の面側において、第1領域210と第3領域230の第2部分230Bとの間、或は、第3領域230の第1部分230Aと第2領域220との間を橋渡すようにして、各半導体チップ140が載置される。

次に、図7に示すように、各列を構成する半導体チップ140を一括して覆うようにして、第3導体片280が載置される。第3導体片280は、基部281と屈曲部282とを有し、L字状断面を有する。基部281が各半導体チップ140の第1の面141と接触し、屈曲部282の先端面282aが、第1領域210の第1の面211または第3領域230の第1部分230Aにおける第1の面231と接触するようにして、第3導体片280はリードフレーム200上に載置される。第3導体片280における基部281の内面281aには、クリームハンダなどの導体ペーストが予め塗布されている。

20

5

次に、図8に示すように、第3導体片280、半導体チップ140、および第1領域210~第3領域230を封止するようにして、樹脂パッケージ290を形成する。樹脂パッケージ290は、複数の半導体装置形成区画×1に対して一括して、型締め状態においてキャビティを形成する一対の金型(図示略)を用いて形成される。例えば、金型によって規定されるキャビティ内に半導体チップ140や第3導体片280などを収容した状態において、キャビティ内にエポキシ樹脂などを充填し、当該樹脂を熱硬化させてから離型することによって、樹脂パッケージ290は形成される。

次に、リードフレーム200における各半導体装置形成区画 x 1 の外周に沿っ 10 て、例えばダイヤモンドカッタを用いて、樹脂パッケージ290や橋絡部240, 250,260,270が切断される。その結果、図1から図3に示したような 単一の半導体装置 X 1 が得られる。

図9は、本発明の第2の実施形態に係る半導体装置X2を表す。半導体装置X2は、各々が1つの第1端子面113aを有する2つの第1導体110と、2つの第3導体130を有する点において、半導体装置X1と異なる。半導体チップ140としてトランジスタなどを採用する場合には、半導体装置X2のような構成は好適である。本発明においては、採用する半導体チップ140の有する電極の数や配置によっては、第3導体130を2つ有するとともに第1導体110を1つ有する半導体装置を構成してもよい。また、第3導体130を3つ以上有する半導体装置を構成することもできる。

図10から図12は、本発明の第3の実施形態に係る半導体装置X3を表す。 図10は、半導体装置X3の斜視図である。図11は、半導体装置X3の底面図 である。図12は、図10の線XII-XIIに沿った断面図である。

半導体装置 X 3 は、面実装型として構成されたワイヤタイプのものであり、2 25 つの第1導体310、第2導体320、2本のワイヤ330、半導体チップ34 0、および樹脂パッケージ350を有する。

半導体チップ340は、トランジスタなどの半導体素子であり、第1の面34 1および第2の面342を有する。第1の面341には、2つの第1電極(図示略)が形成されており、第2の面342には、1つの第2電極(図示略)が形成

10

20

25

されている。半導体チップ340は、第2の面342の第2電極が第2導体32 0と導通するように、第2導体320の第1の面321に対して、導電性接着剤 や金属ペーストを用いて接合されている。

各第1導体310は、第1の面311と、これとは反対の第1端子面312とを有する。第1端子面312は、外部端子との接触を図るべく、樹脂パッケージ350の底面350aから露出している。第1導体310は、ギャップ360を介して第2導体320と対峙する肉薄端部313を有する。肉薄端部313は、第1の面311から退避して肉薄に形成されている。すなわち、第1導体310は、その第1端子面312側において、第2導体320に突き出ている。2つの第1導体310は、図11によく表れているように、各々の肉薄端部313が同方向に突き出るようにして並設されている。

第2導体320は、平坦な第1の面321と、これとは反対の第2の面322とを有する。第2の面322には、一対の凸部323が設けられている。各凸部323は、樹脂パッケージ350から露出して外部端子と接触するための第2端子面323aを有する。凸部323は、例えば第2の面322における凸部323を形成する領域以外に対してハーフエッチング処理を施すことにより形成されている。第2導体320は、ギャップ360を介して第1導体310と対峙する肉薄端部324を有する。肉薄端部324は、第2の面322から退避して肉薄に形成されている。すなわち、第2導体320は、その第1の面321側において、第1導体310に突き出ている。第1導体310および第2導体320は、2つの第1端子面312および2つの第2端子面323aが同一仮想平面に沿うようにして並設されている。

各ワイヤ330は、金などの金属製であり、半導体チップ340の第1の面341に形成された第1電極(図示略)と第1導体310との間を接続している。このようなワイヤ接続は、既存のワイヤボンダーを用いて行うことができる。

樹脂パッケージ350は、2つの第1端子面312および2つの第2端子面323aを露出させつつ、第1導体310と、第2導体320と、ワイヤ330と、半導体チップ340とを封止する。樹脂パッケージ350は、例えばエポキシ樹脂を用いたトランスファーモールド法により形成されている。

10

15

20

25

ば長さL5)の制約が低減される。

半導体装置 X 3 では、第1 導体 3 1 0 は、第1 端子面 3 1 2 側において第 2 導体 3 2 0 に突き出ており、第1の面 3 1 1 側において第 2 導体 3 2 0 から退避している。第 2 導体 3 2 0 は、第1の面 3 2 1 側において第 1 導体 3 1 0 に突き出ており、第2の面 3 2 2 側において第 1 導体 3 1 0 から退避している。そのため、第 1 導体 3 1 0 と第 2 導体 3 2 0 の間の距離 L 1 を一定以上に確保しつつも、半 導体チップ 3 4 0 が搭載される第 2 導体 3 2 0 の第 1 の面 3 2 1 の面積を広く確保することができる。すなわち、図 3 に示す距離 L 2 を長く確保することができる。加えて、外部接続用の第 1 端子面 3 1 2 の面積、ないし、距離 L 3 を大きく確保することも可能となる。したがって、同一サイズの半導体装置 X 3、ないし、距離 L 4 が同一の半導体装置 X 3 において、第 1 端子面 3 1 2 および第 2 端子面 3 2 3 a の大きさを定格どおりに設定しつつも、従来よりも大きな半導体チップ 3 4 0 を第 2 導体 3 2 0 に搭載できるようになる。このように、本実施形態によると、第 2 導体 3 2 0 に搭載できる半導体チップ 3 4 0 について、サイズ(例え

図13から図19を参照して、半導体装置 X3の製造方法を説明する。半導体装置 X3は、図13および図14に示すようなリードフレーム400を用いて製造される。リードフレーム400には、各々が一点鎖線で囲まれた2列の半導体装置形成区画 x3が設定されている。半導体装置形成区画 x3は、単一の半導体装置 X3が形成される領域である。図13および図14において、クロスハッチィングはリードフレーム400においてエッチング処理が施されていない部分を表し、シングルハッチィングはハーフエッチング処理が施された部分を表し、リードフレーム400内の自抜きは、両面からエッチング処理が施された結果、貫通した部分を表す。

リードフレーム400は、一対のサイドメンバ400A,400B、および、サイドメンバ間を連結する一対のクロスメンバ400C(一方は図示略)を有する。サイドメンバ400A,400Bおよびクロスメンバ400Cにより規定される枠内には、半導体装置X3の第1導体310および第2導体320となるべき、第1領域410、第2領域420、および第3領域430が複数形成されている。複数の第1領域410は、サイドメンバ400Aに沿って配列しており、

10

15

20

25

サイドメンバ400Bに向かってサイドメンバ400Aから延出している。複数の第2領域420は、サイドメンバ400Bに沿って配列しており、サイドメンバ400Aに向かってサイドメンバ400Bから延出している。複数の第3領域430の各々は、第1領域410に相当する部分および第2領域420に相当する部分を有し、各第1領域410と各第2領域420との間に配置している。

各第1領域410は、全体として、第1導体310と同様な形態を有する。一つの第3領域430に対しては、一対の第1領域410が対峙している。各第1領域410には、第3領域430に対峙する端部が、図13に表れている表面の側から所定の深さまでハーフエッチング処理されて、肉薄端部413が設けられている。各第1領域410は、橋絡部440を介してサイドメンバ400Aに対して繋げられている。橋絡部440は、サイドメンバ400Aや第1領域410よりも肉薄である。

各第2領域420は、図13に示される平坦な第1の面421と、図14に示される、一対の凸部423が形成されている第2の面422とを有する。第2領域420は、全体として、半導体装置X3の第2導体320と同様な形態を有する。第2領域420は、一対の橋絡部450aを介してサイドメンバ400Bに対して繋げられている。隣接する第2領域420どうしは、橋絡部450bを介して繋げられている。列の最端に位置する第2領域420は橋絡部450cを介してクロスメンバ400Cに繋げられている。橋絡部450a,450b,450cは、サイドメンバ400B、クロスメンバ400C、および、第2領域420における凸部423形成部位よりも肉薄である。

各第3領域430は、第1領域410に相当する2つの第1部分430A、および、第2領域420に相当する第2部分430Bとが、橋絡部460aを介して繋げられた形態を有している。隣接する第3領域430どうしは、橋絡部460bを介して繋げられている。列の最端に位置する第3領域430は、橋絡部460cを介してクロスメンバ400Cに繋げられている。第3領域430は、図13に示される平坦な第1の面431と、図14に示される、2つの凸部433が形成されている第2の面432とを有する。橋絡部460a,460b,460cは、クロスメンバ400Cや第3領域430における凸部433形成部位よ

りも肉薄である。

5

10

15

20

25

このようなリードフレーム400は、図15A~図15Dに示す一連の工程を経て製造される。まず、図15Aおよび図15Bに示すように、銅製またはニッケル製などの金属板400′の表面401′および裏面402′Bの各々に対してエッチングマスク481、482を形成する。エッチングマスク481、482には、金属板400′におけるエッチング処理すべき領域に対応して開口部481a、482aが各々設けられている。エッチングマスク481、482は、例えば金属板400′の表面401′および裏面402′に感光性樹脂層を形成した後に、露光処理および現像処理を施して開口部481a、482aを設けることにより形成される。

次に、金属板400'の構成成分を溶解するエッチング液中に、エッチングマスク481,482が設けられている金属板400'を浸漬する。これにより、図15Cに示すように、金属板400'において開口部481a,482aに対応する部位が、エッチング処理される。金属板400'おいて、開口部481a,482aに対応する部位が、エッチング処理される。金属板400'おいて、開口部481a,482aを介して露出する部位は、所定の深さまでハーフエッチング処理される。その結果、開口部481aの直下に開口部482aが存在する部位は、このエッチング処理により、貫通される。次に、図15Dに示すように、エッチングマスク481,482の形状に対応して、全くエッチング処理されない部位、表面401'のみから所定の深さまでハーフエッチング処理された部位、裏面402'のみから所定の深さまでハーフエッチング処理された部位、まよび貫通した部位を有するリードフレーム400が得られる。

半導体装置 X 3 は、このようにして製造されるリードフレーム 4 0 0 を用いて、 図 1 6 から図 1 9 に示す一連の工程を経て製造される。

まず、図16に示すように、リードフレーム400の第2領域420および第3領域430の第2部分430B、すなわち、後に第2導体320となるべき部位に半導体チップ340を搭載する。第2領域420および第3領域430には、予め導電性接着剤や金属ペーストが塗布されている。半導体チップ430は、既存のチップマウンタの吸着コレットCにより移送され、接着剤等が塗布されてい

10

20

25

る領域に対して載置される。その後、接着剤等を固化させることにより、半導体 チップ340は、第2領域420および第3領域430に接合される。

次に、図17に示すように、半導体チップ340の第1の面341に形成されている第1電極(図示略)と、リードフレーム400の第1領域410または第3領域430の第1部分430A、すなわち、後に第1導体310となるべき部位との間をワイヤ330を介して接続する。ワイヤ330による接続は、既存のワイヤボンダを用いて行うことができる。ワイヤ330による接続においては、半導体チップ340の第1の面341に対して行うファーストボンディングと、第1領域410または第1部分430Aに対して行うセカンドボンディングとが行われる。ファーストボンディングでは、ワイヤボンダのキャピラリKに挿通されたワイヤ330の先端部をキャピラリKから突出させ、この部位が、アーク放電や水素炎により溶融させてから半導体チップ340の第1電極(図示略)に圧し付けられる。セカンドボンディグでは、キャピラリKからワイヤ330を引き出しつつ、キャピラリKが、第1領域410または第1部分430Aへと移動される。そして、キャピラリKの先端部をセカンドボンディング部位に圧し付けつつキャピラリKをスライドさせることによって、ワイヤ330が切断される。

次に、図18に示すように、半導体チップ340、ワイヤ330、および第1 領域410~第3領域430を封止するようにして、樹脂パッケージ490を形成する。樹脂パッケージ490は、一対の金型491,492を用いて、複数の半導体装置形成区画×3に対して一括して形成される。例えば、まず、金型491および金型492を型締めし、これらにより形成されるキャビティ490'内に半導体チップ340およびワイヤ330を一括して収容するとともに、これらによりリードフレーム400が挟持された状態とする。次に、キャビティ490'内にエポキシ樹脂などの熱硬化性樹脂を充填し、当該樹脂を熱硬化させる。次に、金型491,492を離型することにより樹脂パッケージ490が得られる。本発明においては、樹脂パッケージ490は、型締め状態において複数のキャビティを形成する金型を用いて、各半導体装置形成区画×3毎に個別に形成してもよい。

次に、図19に示すように、リードフレーム400における各半導体装置形成

10

15

20

25

区画x3の外周に沿って、ダイヤモンドカッタDCなどを用いて、樹脂パッケージ490、および橋絡部440、450a~450c,460a~460cが切断される。その結果、図10から図12に示したような単一の半導体装置X3が得られる。本実施形態においては、端子を4つ有する半導体装置X3を例にとって説明したが、本発明の技術思想は、4端子型のものに限らず、その他の半導体装置X3を別になっても適用可能である。

図20から図22は、本発明の第4の実施形態に係る半導体装置X4を表す。図20は、半導体装置X4の斜視図である。図21は、半導体装置X4を図20とは反対の側から見た斜視図である。図22は、図20の線 XXII-XXII に沿った断面図である。半導体装置X4は、第1導体110′、第2導体120′、第3導体130、半導体チップ140、および樹脂パッケージ150を有する。半導体装置X4は、折り曲げ形成された第3導体130を介して、第1導体110′と、半導体チップ140の第1の面141に形成されている第1電極(図示略)との間が接続されている点において、上述の半導体装置X1と同様である。しかしながら、半導体装置X4は、第1導体110′および第2導体120′の形態、および、半導体チップ140の実装態様において、半導体装置X1と相違している。

具体的には、第1導体110'は、平坦な第1の面111'と、これとは反対の第1端子面112'とを有する。第1端子面112'は、外部端子との接触を図るべく、樹脂パッケージ150の底面150aから露出している。第1導体110'は、上述の第3の実施形態における第1導体310と同様に、ギャップ160'を介して第2導体120'と対峙する肉薄端部113'を有する。肉薄端部113'は、第1の面111'から退避して肉薄に形成されている。すなわち、第1導体110'は、その第1端子面112'側において、第2導体120'に突き出ている。

第2導体120'は、平坦な第1の面121'と、これとは反対の第2の面122'とを有する。第2の面122'には、一対の凸部123'が設けられている。各凸部123'は、樹脂パッケージ150の底面150aから露出して外部端子と接触するための第2端子面123a'を有する。凸部123'は、例えば、

10

15

20

第2の面122における凸部123'を形成する領域以外に対してハーフエッチング処理を施すことにより形成されている。第2導体120'は、上述の第3の実施形態における第2導体320と同様に、ギャップ160'を介して第1導体110'と対峙する肉薄端部124'を有する。肉薄端部124'は、第2の面122'から退避して肉薄に形成されている。すなわち、第2導体120'は、その第1の面121'側において、第1導体110'に突き出ている。第1導体110'および第2導体120'は、第1端子面112'および2つの第2端子面123 a'が同一仮想平面に沿うようにして並設されている。

本実施形態の半導体チップ140は、例えばダイオードなどのベアチップであり、第2導体120上に搭載されている。半導体チップ140に関するその他の 構成は、第1の実施形態に関して上述したのと同様である。

半導体装置 X 4 では、第1 導体 1 1 0 'は、第1 端子面 1 1 2 '側において第 2 導体 1 2 0 'に突き出ており、第1 の面 1 1 1 '側において第2 導体 1 2 0 'から退避している。第2 導体 1 2 0 'は、第1 の面 1 2 1 '側において第1 導体 1 1 0 'に突き出ており、第2 の面 1 2 2 '側において第1 導体 1 1 0 'から退避している。そのため、第1 導体 1 1 0 'と第2 導体 1 2 0 'の間の距離を一定以上に確保しつつも、半導体チップ 1 4 0 が搭載される第2 導体 1 2 0 'の第 1 の面 1 2 1 の面積を広く確保することができる。加えて、外部接続用の第1 端子面 1 1 2 'の面積を広く確保することも可能となる。したがって、同一サイズの半導体装置 X 4 において、第1 端子面 1 1 2 'および第2 端子面 1 2 3 a 'のサイズを定格どおりに設定しつつも、従来よりも大きな半導体チップ 1 4 0 を第 2 導体 1 2 0 'に搭載できるようになる。このように、本実施形態によると、第 2 導体 1 2 0 'に搭載できる半導体チップ 1 4 0 について、サイズの制約が低減される。

25 更に、半導体装置 X 4 は、第 3 導体 1 3 0 の基部 1 3 1 により半導体チップ 1 4 0 における第 1 の面 1 4 1 の全体が覆われているから、放熱性に優れ、ノイズ 成分の影響を受けにくい。また、半導体装置 X 4 は、第 1 の実施形態と同じ第 3 導体 1 3 0 を有するので、第 1 の実施形態の第 3 導体 1 3 0 に関して上述したの と同様の利益を得ることも可能とされている。本実施形態の半導体装置も、半導

20

体装置 X 1 と同様に 4 端子型として構成することは可能である。また、2 つの第3 導体、場合によっては3 つ以上の第3 導体を有する半導体装置を構成することも可能である。

図23から図25は、本発明の第5の実施形態に係る半導体装置X5を表す。 5 図23は、半導体装置X5の斜視図である。図24は、半導体装置X5を図23 とは反対の側から見た斜視図である。図25は、図23の線XXV-XXVに沿った断 面図である。

半導体装置 X 5 は、面実装型として構成されたワイヤレスタイプのものであり、 第1 導体 5 1 0、第2 導体 5 2 0、半導体チップ 5 4 0、および樹脂パッケージ 10 5 5 0 を有している。

半導体チップ540は、ダイオードなどのベアチップであり、第1の面541 および第2の面542を有する。第1の面541および第2の面542には、各々、 第1電極(図示略)および第2電極(図示略)が形成されている。

第2導体520は、平坦な第1の面521と、これとは反対の第2の面522とを有する。第2の面522には、一対の凸部523が設けられている。各凸部523は、樹脂パッケージ550の底面550aから露出して外部端子と接触するための第2端子面523aを有する。このような凸部523は、第2導体520における凸部523を形成すべき領域以外に対して、第2の面522の側からハーフェッチング処理を施すことにより形成される。第2導体520には、第2の面542に設けられている第2電極と第2導体520とが導通するように、ハンダH1などを介して半導体チップ540が接合されている。

第1導体510は、折れ曲がり構造を有し、第1部分511、第2部分512、 および第3部分513からなる。

第1部分511は、半導体チップ540の第1の面541の全体を覆うように、 第1の面541に接合されている。第1部分511の内面511aと、半導体チップ540の第1の面541に設けられている第1電極との間は、ハンダH2などを用いて接合されている。したがって、半導体チップ540は、第2導体520および第1部分511により挟み込まれた状態をとる。

第2部分512は、第1の面514と、これとは反対の第2の面515とを有

15

20

25

する。第2の面515には、その両端において一対の凸部516が設けられている。各凸部516は、樹脂パッケージ550の底面550aから露出して外部端子と接触するための第1端子面516aを有する。凸部516は、第2導体520の凸部523と同様にして、ハーフエッチング処理を施すことにより形成することができる。第1導体510および第2導体520は、2つの第1端子面516aおよび2つの第2端子面523aが同一仮想平面に沿うように、一定の距離を隔てて配置されている。

第3部分513は、第1部分511および第2部分512の間を繋いでいる。 第2部分512は、図25に示すように、第1部分511よりも低位置に配置されているため、第3部分513は、図中略上下方向すなわち樹脂パッケージ550の厚み方向に延びている。第2部分512と第3部分513との境界部には、第2部分512の内方向に延びる切込み512aが設けられている。第3部分513は、切込み512aを利用して、第2部分512から起立させられている。

このような構成によると、図25からよく分かるように、第2部分512と第3部分513との境界部(屈曲部位)、ひいては第3部分513の全体を、樹脂パッケージ550の側面550bに、より近接して配置させることができる。そのため、半導体装置X5の内部において、半導体チップ540のための空間を大きく確保できる。その結果、採用できる半導体チップ540のサイズの制約を低減することができる。或は、半導体装置X5のサイズを小さくすることができる。

第3部分513の厚みは、第2部分512における凸部516形成部位の厚みよりも小さく、第2部分512における凸部516間の領域および第1部分511の厚みと同一とされている。第3部分513の幅W1は、図1によく表れているように、第1部分511の幅W2および第2部分512の幅W3よりも小さくされているとともに、一対の凸部516における一対の対向面516bの間の距離W4よりも、切込み512aの分だけ小さくされている。

樹脂パッケージ550は、2つの第1端子面516aおよび2つの第2端子面523aを露出させつつ、第1導体510と、第2導体520と、半導体チップ540とを封止する。樹脂パッケージ550は、例えばエポキシ樹脂を用いたトランスファーモールド法により形成されている。

10

15

20

25

図26から図33を参照して、半導体装置 X5の製造方法を説明する。半導体装置 X5は、図26および図27に示すようなリードフレーム600を用いて製造される。図26および図27において、シングルハッチングはハーフェッチング処理が施された部分を表す。

リードフレーム600は、一対のサイドメンバ600A,600B、および、サイドメンバ間を連結する複数のクロスメンバ600Cを有する。サイドメンバ600A,600Bおよび2本のクロスメンバ600Cにより規定される単一枠内には、第1領域600aおよび第2領域600bが設けられている。複数の第1領域600aが、サイドメンバ600Aに沿って配列しており、複数の第2領域600bが、サイドメンバ600Bに沿って配列している。

第1領域600aは、隣接するクロスメンバ600Cに対して、支持バー601を介して連結されており、支持バー601を回動軸として第2領域600bと重なる位置まで回動可能である。第1領域600aには、後に半導体装置X5の第1導体510となる第1導体ランド610が複数設けられている。第1導体ランド610の配置は、後述する第2領域600bの第2導体ランド620の配置と対応している。

各第1導体ランド610は、第1部分611、第2部分612、および、これらの間を繋ぐ第3部分613を有し、第2部分612に繋がる橋絡部602を介して第1領域600a内に支持されている。第1部分611、第2部分612の中央部、第3部分613、および橋絡部602の厚み寸法は、ハーフエッチング処理により第2部分612の両端部の厚み寸法よりも小さくされており、その結果として、図26に示すように、第2部分612の両端部に凸部616が形成されている。第2部分612と第3部分613との境界部における凸部616の内側根元には、第3部分613の延出方向とは反対方向に延びる一対の切込み612aが設けられている。当該一対の切込み612aは、半導体装置X5において一対の切込み512aとなる。第3部分613の幅方向の寸法は、第1部分611および第2部分612における幅方向の寸法よりも小さく、対向する2つの凸部616の各々の内側根元に切込みを設けることにより、2つの凸部616の間の距離よりも小さい。本発明では、2つの切込み612aを、図27に示すより

20

25

も第2部分612の幅方向中央寄りに形成し、第3部分613の幅方向の寸法を 当該2つの切込み612aの離隔距離として更に小さく設定してもよい。第1導 体ランド610における各部分の幅方向の寸法とは、各部分の、図26および図 27における垂直方向の長さをいう。

5 各第2領域600bは、隣接するクロスメンバ600Cおよびこれらの間を繋ぐ一対のサブサイドメンバ600Dにより規定されている。第2領域600bは、一対のサブサイドメンバ600Dの間を繋ぐクロスバー600Eにより複数のサブ領域600b'に分割されており、各サブ領域600b'のそれぞれには、2つの第2導体ランド620が設けられている。2つの導体ランド620は、橋絡10 部603により繋げられている。各第2導体ランド620は、橋絡部604を介してクロスバー600Eに繋がっているとともに、橋絡部605を介してサブサイドメンバ600Dに繋げられている。第2導体ランド620は、後に半導体装置X5の第2導体520となる。

各第2導体ランド620は、図26に表れているような平坦な第1の面621 と、図27に表れているような、これとは反対の第2の面622とを有する。第2の面622には、一対の凸部623が設けられている。各凸部623は、例えば、凸部623を形成すべき部分以外に対してハーフェッチング処理を施すことにより形成される。

このようなリードフレーム600に対しては、後に半導体チップ540の電極 (図示略)と接続される部位に導電性材料を予め塗布しておく。より具体的には、 第1導体ランド610の第1部分611および第2導体ランド620に、例えば マスクとスキージを用いて、ハンダペーストが印刷される。

次に、各第1導体ランド610のフォーミングを行う。フォーミングは、例えば、金型などを用いたプレス加工により行われる。本実施形態においては、第1部分611と第3部分613との境界部、および第2部分612と第3部分613との境界部の各々において、第1部分611および第2部分612は、第3部分613に対して互いに反対方向に約90度折り曲げられた後、図28に示すように、第1部分611が第2部分612に対してダウンセットされる。

第1導体ランド610には、切込み612aが設けられ、第3部分613の厚

15

20

25

みが第2部分612の両端部の厚みよりも小さい。そのため、第2部分612に対する第3部分613の折り曲げ、ないしは第1部分611のダウンセットは容易かつ確実に行える。

次に、図29に示すように、第2導体ランド620に対して半導体チップ54 0を載置する。半導体チップ540の載置は、例えば、公知のチップマウンタを 用いて行うことができる。

次に、図30および図31に示すように、支持バー601を回動軸として、第1領域600aを回動させて、第2領域600bに重ね合わせる。具体的には、各第1導体ランド610の第1部分611が、各第2導体ランド620に載置された半導体チップ540の第1の面541に当接するように、第1領域600aを第2領域600bに重ね合わせる。

このとき、第1導体ランド610の第1部分611を第1の面541に対して 適切に当接させるためには、図31に矢印Aで示した方向に比較的に大きな力が 作用するように、先の述べたフォーミング工程において、第1部分611および 第2部分612が第3部分613に対して適切な角度をなすように、第1導体ラ ンド610を折り曲げておく。

第1部分611により半導体チップ540を矢印A方向に比較的に大きな力をもって押し付けた場合には、従来であれば、第2部分612と第3部分613との境界部が図31において破線の矢印Bで示した方向に浮き上がり易かった。これに対して、リードフレーム600では、第1導体ランド610の第3部分613の幅方向の寸法は、第1部分611および第2部分612の幅方向の寸法よりも小さくされ、第3部分613の厚み寸法は第2部分612のそれよりも小さくされ、第2部分612と第3部分613との境界部に切込み612aが設けられている。そのため、第2部分612と第3部分613との境界部の剛性が比較的に小さくなり、当該境界部に作用する反発力が従来よりも低減され、当該境界部の浮き上がりが抑制される。その結果、第1部分611と第2部分612との位置関係が適切に維持される。

次に、第1導体ランド610の第1部分611および第2導体ランド620上に塗布された導電性材料を、例えば再溶融させた後にこれを固化させることによ

20

り、第1導体ランド610の第1部分611および第2導体ランド620に対して半導体チップ540が接合される。このときも、第2部分612と第3部分613との境界部に作用する反発力が従来よりも低減され、当該境界部の浮き上がりが抑制される。

5 次に、各半導体チップ 5 4 0 を封止するように、例えばエポキシ樹脂を用いたトランスファーモールド法により、図 3 2 に示すように樹脂パッケージングを行う。具体的には、型締め状態においてキャビティを形成する一対の金型(図示略)を用いるとともに、キャビティ内に半導体チップ 5 4 0 を収容するようにして一対の金型の型締めを行った後に、キャビティ内にエポキシ樹脂を充填してこれを 7 0 硬化させる。これによって、樹脂パッケージ 6 5 0 が形成される。

本実施形態の半導体装置 X 5 では、第 1 端子面 5 1 6 a および第 2 端子面 5 2 3 a が樹脂パッケージ 5 5 0 の底面 5 5 0 a から露出する。一方の金型に対しては、第 1 導体ランド 6 1 0 における第 2 部分 6 1 2 の凸部 6 1 6、および、第 2 導体ランド 6 2 0 の凸部 6 2 3 が接触した状態とされる。そして、上述したように、第 1 導体ランド 6 1 0 の第 1 部分 6 1 1 と第 2 部分 6 1 2 との位置関係が適切に維持されているので、金型に対して凸部 6 1 6 が適切に接触した状態とされる。そのため、樹脂パッケージング工程において、凸部 6 1 6 および凸部 6 2 3 と金型との間に樹脂が周り込んでしまうことを回避することができる。その結果、第 1 端子面 6 1 6 a および第 2 端子面 6 2 3 a を確実に露出させることができて、半導体装置製造における歩留りが向上する。

最後に、図33に示すように、各第1導体ランド610または各第2導体ランド620を支持するための橋絡部601~605を、ダイヤモンドカータDCなどで切断する。このようなカッティングにより、図23から図25に示すような単一の半導体チップX5が得られる。

25 図34から図36は、本発明の第6の実施形態に係る半導体装置X6を表す。 図34は、半導体装置X6の斜視図である。図35は、半導体装置X6を図34 とは反対の側から見た斜視図である。図36は、図34の線XXXVI-XXXVIに沿っ た断面図である。

半導体装置X6は、第1導体510′の形態において、半導体装置X5と異な

10

15

20

25

る。半導体装置X6のその他の構成については、半導体装置X5と同様である。 第1導体510'は、第1部分511'、第2部分512'、および第3部分5 13'を有する。第2部分512'は、第1の面514'と、これとは反対の第 2の面を有する。この第2の面は、樹脂パッケージ550の底面550aから露 出し、半導体装置X6における第1端子面515'として機能する。第3部分5 13'は、第2部分512'よりも肉薄である。本実施形態では、第3部分51 3'は、第1部分511'と同一の肉厚を有するが、本発明では、第3部分51 3'は、第2部分512'よりも肉薄としてもよい。半導体装置X6は、1つの 第1端子面515'および2つの第2端子面523aを有する3端子型である。

半導体装置X6においても、第3部分513'の幅W1は、第1部分511'の幅W2および第2部分512'の幅W3よりも小さい。そして、第3部分513'の厚みは、第2部分512'の厚みよりも小さい。そのため、第2部分512'と第3部分513'との境界部の厚みが小さくなっている。その結果、当該境界部の剛性が低くなり、第5の実施形態に関して上述したのと略同様なプロセスを経て半導体装置X6を製造すると、第1部分511'および第2部分512'の位置関係が適切に維持されて、第1端子面515'および第2端子部523aを、樹脂パッケージ550の底面550aから適切に露出させることができる。

図37から図39は、本発明の第7の実施形態に係る半導体装置X7を表す。 図37は、半導体装置X7の斜視図である。図38は、半導体装置X7を図37 とは反対の側から見た斜視図である。

半導体装置 X 7 は、第 1 導体 7 1 0、第 2 導体 7 2 0、半導体チップ 7 4 0、 および樹脂パッケージ 7 5 0 を有する。

半導体チップ740は、例えばダイオードなどのベアチップであり、第1の面741および第2の面742を有する。第1の面741には第1電極(図示略)が設けられており、第2の面742には第2電極(図示略)が設けられている。

第1導体710は、第1部分711、2つの第2部分712、および2つの第3部分713を有する。第1部分711は、半導体チップ740の第1の面741の全体を覆いつつ、第1電極に接続している。第1部分711からは、半導体チップ740の側面に沿って2つの第3部分713が延出している。各第3部分

10

15

20

25

713は、第2部分712に繋がっている。第2部分712は、半導体チップ740の直下に位置するとともに第1の面714を有し、当該第1の面714を介して半導体チップ740に接合している。第2部分712は、第1の面714とは反対の第2の面を有し、この第2の面は、樹脂パッケージ750の底面750aから露出して外部端子と接触するための第1端子面715として機能する。第2部分712の幅W3および第3部分713の幅W1は同一であり、幅W1は、第1部分711の幅W2よりも小さい。そのため、第5の実施形態に関して上述したのと同様に、本実施形態においても、半導体装置の製造時における歩留りが向上するといった利益を享受することができる。

第2部分712は、第5の実施形態における第1導体510の第2部分512 とは反対方向に、すなわち第2部分712が半導体チップ740の下方に位置す るようにに折り曲げられている。その結果、図37および図38において矢印C から見るとよく分かるように、第1導体710は、J字状の形態を有する。この ように、半導体チップ740は、第1導体710により抱持されている。

第2導体720は、平坦な第1の面721と、これとは反対の第2の面722とを有する。第2の面722には、一対の凸部723が設けられている。各凸部723は、樹脂パッケージ750の底面750aから露出して外部端子と接触するための第2端子面723aを有する。凸部723は、例えば第2の面722における凸部723を形成する領域以外に対してハーフェッチング処理を施すことにより形成されている。第1導体710および第2導体720は、2つの第1端子面715および2つの第2端子面723aが同一仮想平面に沿うように、一定の距離を隔てて並設されている。

半導体装置X7では、第1部分710が半導体チップ740の第1の面741よりも広く、しかも第1導体710により半導体チップ740が抱持されている。そのため、半導体装置X7の駆動時に半導体チップ740において生じる熱は、第1導体710の第1部分711および第2部分712、特に第1部分711から効率よく放出される。したがって、半導体装置X7は、熱容量に優れたものとなっている。

更に、第1導体710により半導体チップ740が抱持されているので、半導

20

25

体装置 X 7 のサイズを半導体チップ 7 4 0 により近づけ、半導体装置 X 7 の小型 化を図ることができる。すなわち、半導体装置 X 7 のサイズが同一であれば、採用できる半導体チップ 7 4 0 のサイズは大きくなり、採用できる半導体チップ 7 4 0 のサイズの制約が小さくなる。

5 図39および図40は、本発明の第8の実施形態に係る半導体装置X8を表す。 図39は、半導体装置X8の斜視図である。図40は、半導体装置X8を図39 とは反対の側から見た斜視図である。

半導体装置 X 8 は、第 1 導体 8 1 0、2 つの第 2 導体 8 2 0、半導体チップ 8 4 0、および樹脂パッケージ 8 5 0 を有する。

10 半導体チップ840は、例えばダイオードなどのベアチップであり、第1の面 841および第2の面842を有する。第1の面841には第1電極(図示略) が設けられており、第2の面842には第2電極(図示略)が設けられている。

第1導体810は、第1部分811、2つの第2部分812、および2つの第3部分813を有する。第1部分811は、半導体チップ840の第1の面841の全体を覆いつつ、第1電極に接続している。第1部分811からは、半導体チップ840の側面に沿って2つの第3部分813が延出している。各第3部分813は、第2部分812に繋がっている。第2部分812は、半導体チップ840の直下に位置するとともに第1の面814を有し、当該第1の面814を介して半導体チップ840に接合している。第2部分812は、第1の面814と、これとは反対の第2の面を有し、この第2の面は、樹脂パッケージ850の底面850aから露出して外部端子と接触するための第1端子面815として機能する。第2部分812の幅W3および第3部分813の幅W1は同一であり、幅W1は、第1部分811の幅W2よりも小さい。そのため、第5の実施形態に関し

図39および図40において矢印Dから見ると、第1導体810は、C字状の 形態を有する。このように、半導体チップ840は、第1導体810により抱持 されている。したがって、本実施形態においても、半導体装置の放熱性が向上す るという利点を得ることができる。

て上述したのと同様に、本実施形態においても、半導体装置の製造時における歩

留りが向上するといった利益を享受することができる。

20

25

第2導体820は、樹脂パッケージ850の底面850aから露出して外部端子と接触するための第2端子面820aを有する。第1導体810および第2導体820は、2つの第1端子面815および2つの第2端子面820aが同一仮想平面に沿うように、一定の距離を隔てて並設されている。

5 図41および図42は、本発明の第9の実施形態に係る半導体装置X9を表す。 図41は、半導体装置X9の斜視図である。図42は、半導体装置X9を図41 とは反対の側から見た斜視図である。

半導体装置 X 9 は、第 1 導体 9 1 0 の形態において、第 8 の実施形態とは異なる。半導体装置 X 9 の他の構成については、第 8 の実施形態と同様である。

第1導体910は、第1部分911、第2部分912、および第3部分913を有する。第1部分910は、半導体チップ840の第1の面841の全体を覆いつつ、第1電極(図示略)に接続している。第1部分911からは、半導体チップ940の側面に沿って第3部分913が延出している。第3部分913は、第2部分912に繋がっている。第2部分912は、半導体チップ840の直下に位置するとともに第1の面914を有し、当該第1の面914を介して半導体チップ940に接合している。第2部分912は、第1の面914と、これとは反対の第2の面を有し、この第2の面は、樹脂パッケージ850の底面850aから露出して外部端子と接触するための第1端子面915として機能する。第2部分912の幅W3および第3部分913の幅W1は同一であり、幅W1は、第1部分911の幅W2よりも小さい。そのため、第5の実施形態に関して上述したのと同様に、本実施形態においても、半導体装置の製造時における歩留りが向上するといった利益を享受することができる。

図41および図42において矢印Eから見ると、第1導体910は、U字状の 形態を有する。このように、半導体チップ840は、第1導体910により抱持 されている。したがって、本実施形態においても、半導体装置の放熱性が向上す るという利点を得ることができる。

上述の全ての実施形態において、樹脂パッケージの底面から露出される、第1 導体および第2導体の端子面の数は、半導体装置の種類に応じて適宜決定される ものとする。

10

請求の範囲

1. 第1端子面を有する第1導体と、

前記第1端子面と同方向を向く第2端子面を有して前記第1導体に対して並 5 設されている第2導体と、

前記第1導体に接続する第3導体と、

前記第3導体を介して前記第1導体に電気的に接続する第1電極が設けられている第1面、および、前記第2導体と直接的に電気的に接続する第2電極が設けられている、前記第1面とは反対の第2面を有し、当該第2面を介して前記第1導体および前記第2導体に接合されている半導体チップと、

前記第1端子面および前記第2端子面を露出させつつ、前記第1導体、前記第2導体、前記第3導体、および前記半導体チップを封止する樹脂パッケージと、 を備える、半導体装置。

- 2. 前記第3導体は、前記第1電極に接続しつつ前記第1面に接合する第1部分と、当該第1部分に対して略垂直であって前記第1導体に接続する第2部分とを有する、請求項1に記載の半導体装置。
- 3. 前記第3導体の前記第1部分は、前記半導体チップの前記第1面の全体を覆 20 っている、請求項2に記載の半導体装置。
 - 4. 第1端子面を有する第1導体ランドと、前記第1端子面と同方向を向く第2端子面を有して前記第1導体ランドに対して並設されている第2導体ランドとが形成されている半導体装置形成区画を有するリードフレームを用いて、半導体装置を製造するための方法であって、

第1電極が設けられている第1面、および、前記第1面とは反対の、第2電極が設けられている第2面を有する半導体チップを、前記第1導体ランドおよび前記第2導体ランドの上に、前記第2面を介して載置する工程と、

前記第1導体ランドおよび前記半導体チップの前記第1面に接するように第

3 導体を載置する工程と、

前記第1導体ランドと前記第3導体との間、前記半導体チップの第2電極と 前記第2導体ランドとの間、および、前記半導体チップの第1電極と前記第3導 体との間を、導電性材料により接続する工程と、

5 前記第1端子面および前記第2端子面を露出させつつ、前記第1導体、前記 第2導体、前記第3導体、および前記半導体チップを樹脂パッケージにより封止 する工程と、

前記第1導体ランドおよび前記第2導体ランドを前記リードフレームから切り離す工程と、を含む、半導体装置の製造方法。

10

5. 第1端子面を有する第1導体と、

前記第1端子面と同方向を向く第2端子面を有して前記第1導体に対して並 設されている第2導体と、

前記第1導体に接続する第3導体と、

15

前記第3導体を介して前記第1導体に電気的に接続する第1電極が設けられている第1面、および、前記第2導体と直接的に電気的に接続する第2電極が設けられている、前記第1面とは反対の第2面を有し、当該第2面を介して前記第2導体に接合されている半導体チップと、


前記第1端子面および前記第2端子面を露出させつつ、前記第1導体、前記 20 第2導体、前記第3導体、および前記半導体チップを封止する樹脂パッケージと、 を備え、

前記第1導体は、前記第2導体と対峙する部位において、前記第1端子面に 向かって退避している第1肉薄部を有し、

前記第2導体は、前記第1導体と対峙する部位において、前記第2端子面か 25 ら退避している第2肉薄部を有する、半導体装置。

6. 前記第3導体は、前記第1電極に接続しつつ前記第1面に接合する第1部分と、当該第1部分に対して略垂直であって前記第1導体に接続する第2部分とを有する、請求項5に記載の半導体装置。

5



8. 第1の面、これとは反対の第2の面、および前記第1の面と前記第2の面と の間の厚みを有する金属板から、第1導体ランドおよび第2導体ランドが空間を 介して対峙する形態を有するリードフレームを製造するための方法であって、

前記第1の面における第1の領域に対して、前記厚みの途中まで第1のエッチング処理を施す工程と、

前記第2の面における、前記第1の領域に対して偏位する第2の領域に対し 10 て、前記厚みの途中まで第2のエッチング処理を施す工程と、を含み、

前記第1のエッチング処理および前記第2のエッチング処理により、前記第 1 導体ランドおよび前記第2 導体ランドの間には、空隙部が形成され、

前記第1のエッチング処理により、前記第1導体ランドには、前記第2導体ランドと対峙する部位において、前記第1の面から退避している第1肉薄部が形成され、

前記第2のエッチング処理により、前記第2導体ランドには、前記第1導体ランドと対峙する部位において、前記第2の面から退避している第2肉薄部が形成される、リードフレームの製造方法。

20 9. 第1部分、第1端子面を有する第2部分、並びに前記第1部分および前記第 2部分を連結する第3部分を有する第1導体と、

前記第1端子面と同方向を向く第2端子面を有して前記第2部分に対して並 設されている第2導体と、

前記第1部分に電気的に接続する第1電極が設けられている第1面、および、 25 前記第2導体に電気的に接続する第2電極が設けられている、前記第1面とは反 対の第2面を有し、当該第2面を介して前記第2導体に接合されている半導体チ ップと、

前記第1端子面および前記第2端子面を露出させつつ、前記第1導体、前記 第2導体、および前記半導体チップを封止する樹脂パッケージと、を備え、

前記第1部分と前記第3部分との間の第1境界部、および、前記第2部分と 前記第3部分との間の第2境界部は屈曲しており、

前記第1境界部において前記第3部分の幅は前記第1部分の幅より小さいか、 或は、前記第2境界部において前記第3部分の幅は前記第2部分の幅より小さい、 半導体装置。

- 10. 前記第1導体は、J字状、U字状、またはC字状の形状を有し、前記半導体チップの少なくとも一部を抱持している、請求項9に記載の半導体装置。
- 10 11. 前記第1導体の前記第1部分は、前記半導体チップにおける前記第1面の全体を覆うように前記半導体チップに接合されている、請求項9に記載の半導体装置。
 - 12. 第1部分、第1端子面を有する第2部分、並びに前記第1部分および前記第2部分を連結する第3部分を有する第1導体ランドが形成された第1領域と、第2端子面を有する第2導体ランドが形成された第2領域とが設けられているリードフレームを用いて、半導体装置を製造するための方法であって、

第1部分と第3部分との間の第1境界部、および、第2部分と第3部分との間の第2境界部において、前記第1導体ランドを折り曲げる工程と、

20 前記第1導体ランドの第1部分または前記第2導体ランドの上に半導体チップを載置する工程と、

前記第1領域と前記第2領域とを前記半導体チップを介して重ね合わせる工程と、

前記第1導体ランドの第1部分と前記半導体チップとの間、および、前記第 25 2導体ランドと前記半導体チップとの間を電気的に接続する工程と、

前記第1端子面および前記第2端子面を露出させつつ、前記第1導体、前記 第2導体、および前記半導体チップを樹脂パッケージにより封止する工程と、

前記第1導体ランドおよび前記第2導体ランドを前記リードフレームから切り離す工程と、を含み、

前記第1境界部において前記第3部分の幅は前記第1部分の幅より小さいか、 或は、前記第2境界部において前記第3部分の幅は前記第2部分の幅より小さい、 半導体装置の製造方法。

- 5 13. 前記第1導体ランドを折り曲げる工程においては、前記第2部分が前記第1 部分に対して反対方向に前記第3部分から延出するように、前記第1導体ランド は折り曲げられる、請求項12に記載の半導体装置の製造方法。
 - 14. 前記第2部分は、各々が前記第1端子面を有する一対の凸部を有し、
- 10 前記第3部分は、前記一対の凸部の間の領域において前記第2部分と繋がっておって、前記第2境界部は、前記一対の凸部の間の領域と前記第3部分との間であり、

前記第2境界部において、前記第3部分の前記幅は、前記一対の凸部間の距離よりも小さい、請求項12に記載の半導体装置の製造方法。

15

15. 前記第2境界部には、前記第3部分の前記幅に対応した間隔を隔てて、前記第2部分からの前記第3部分の延出方向とは反対方向に延びる一対の切込みが形成されており、

前記第1導体ランドを折り曲げる工程においては、前記一対の切込みを利用 20 して、前記第3部分が前記第2部分に対して折り曲げられる、請求項12に記載 の半導体装置の製造方法。

25

- 16. 前記第1境界部においては、前記第3部分は、前記第1部分よりも肉薄である、請求項12に記載の半導体装置の製造方法。
- 17. 前記第2境界部においては、前記第3部分は、前記第2部分よりも肉薄である、請求項12に記載の半導体装置の製造方法。

10

要約書

第1端子面113aを有する第1導体110と、第1端子面113aと同方向を向く第2端子面123aを有して第1導体110に対して並設されている第2導体120と、第1導体110に接続する第3導体130と、第1面141およびこれとは反対の第2面142を有し、当該第2面142を介して第1導体110および第2導体120に接合されている半導体チップ140と、樹脂パッケージ150とを含む半導体装置X1が提供される。半導体チップ140の第1面141には、第3導体130を介して第1導体110に電気的に接続する第1電極が設けられている。第2面142には、第2導体120と直接的に電気的に接続する第2電極が設けられている。樹脂パッケージ150は、第1端子面113aおよび第2端子面123aを露出させつつ、第1導体110、第2導体120、第3導体130、および半導体チップ140を封止する。

Date of Expecit. The Murry 11, 2002

Thereby config that this paper or fee is being deposited with United Resta Pools Service "Depress Mail Post Office to Astrussed" service under 87 GPR 1.20 on the date indicated above and is edancesed to the Commissioner of Potents and Trademarks, Washington, D. C. 20231

CHRIS STOLDATE

Signature

ere executive franches.